為了進(jìn)行電路模擬，必須先建立元器件的模型，也就是對于電路模擬程序所支持的各種元器件，在模擬程序中必須有相應(yīng)的數(shù)學(xué)模型來描述他們，即能用計算機(jī)進(jìn)行運(yùn)算的計算公式來表達(dá)他們。一個理想的元器件模型，應(yīng)該既能正確反映元器件的電學(xué)特性又適于在計算機(jī)上進(jìn)行數(shù)值求解。一般來講，器件模型的精度越高，模型本身也就越復(fù)雜，所要求的模型參數(shù)個數(shù)也越多。這樣計算時所占內(nèi)存量增大，計算時間增加。而集成電路往往包含數(shù)量巨大的元器件，器件模型復(fù)雜度的少許增加就會使計算時間成倍延長。反之，如果模型過于粗糙，會導(dǎo)致分析結(jié)果不可靠。因此所用元器件模型的復(fù)雜程度要根據(jù)實際需要而定。

　　在基于信號完整性計算機(jī)分析的PCB設(shè)計方法中，最為核心的部分就是PCB板級信號完整性模型的建立，這是與傳統(tǒng)的設(shè)計方法的區(qū)別之處。SI模型的正確性將決定設(shè)計的正確性，而SI模型的可建立性則決定了這種設(shè)計方法的可行性。

　　目前構(gòu)成器件模型的方法有兩種：一種是從元器件的電學(xué)工作特性出發(fā)，把元器件看成‘黑盒子’，測量其端口的電氣特性，提取器件模型，而不涉及器件的工作原理，稱為行為級模型。這種模型的代表是IBIS模型和S參數(shù)。其優(yōu)點(diǎn)是建模和使用簡單方便，節(jié)約資源，適用范圍廣泛，特別是在高頻、非線性、大功率的情況下行為級模型幾乎是唯一的選擇。缺點(diǎn)是精度較差，一致性不能保證，受測試技術(shù)和精度的影響。另一種是以元器件的工作原理為基礎(chǔ)，從元器件的數(shù)學(xué)方程式出發(fā)，得到的器件模型及模型參數(shù)與器件的物理工作原理有密切的關(guān)系。SPICE 模型是這種模型中應(yīng)用最廣泛的一種。其優(yōu)點(diǎn)是精度較高，特別是隨著建模手段的發(fā)展和半導(dǎo)體工藝的進(jìn)步和規(guī)范，人們已可以在多種級別上提供這種模型，滿足不同的精度需要。缺點(diǎn)是模型復(fù)雜，計算時間長。

　　一般驅(qū)動器和接收器的模型由器件廠商提供，傳輸線的模型通常從場分析器中提取，封裝和連接器的模型即可以由場分析器提取，又可以由制造廠商提供。

　　在電子設(shè)計中已經(jīng)有多種可以用于PCB板級信號完整性分析的模型，其中最為常用的有三種，分別是SPICE、IBIS和Verilog-AMS、VHDL-AMS。

　　1 SPICE模型

　　Spice是Simulation Program with Integrated Circuit Emphasis的縮寫，是一種功能強(qiáng)大的通用模擬電路仿真器，已經(jīng)具有幾十年的歷史了，該程序是美國加利福尼亞大學(xué)伯克利分校電工和計算科學(xué)系開發(fā)的，主要用于集成電路的電路分析程序中，Spice的網(wǎng)表格式變成了通常模擬電路和晶體管級電路描述的標(biāo)準(zhǔn)，其第一版本于1972年完成，是用Fortran語言寫成的，1975年推出正式實用化版本，1988年被定為美國國家工業(yè)標(biāo)準(zhǔn)，主要用于IC，模擬電路，數(shù)�；旌想娐罚�電源電路等電子系統(tǒng)的設(shè)計和仿真。由于Spice仿真程序采用完全開放的政策，用戶可以按自己的需要進(jìn)行修改，加之實用性好，迅速得到推廣，已經(jīng)被移植到多個操作系統(tǒng)平臺上。

　　自從Spice問世以來，其版本的更新持續(xù)不斷，有Spice2、Spice3等多個版本，新版本主要在電路輸入、圖形化、數(shù)據(jù)結(jié)構(gòu)和執(zhí)行效率上有所增強(qiáng)，人們普遍認(rèn)為Spice2G5是最為成功和有效的，以后的版本僅僅是局部的變動。同時，各種以伯克利的Spice仿真程序的算法為核心的商用Spice電路仿真工具也隨之產(chǎn)生，運(yùn)行在PC和UNIX平臺，許多都是基于原始的SPICE 2G6版的源代碼，這是一個公開發(fā)表的版本，它們都在Spice的基礎(chǔ)上做了很多實用化的工作，比較常見的Spice仿真軟件有Hspice、Pspice、Spectre、Tspice、
SmartSpcie、IsSpice等，雖然它們的核心算法雷同，但仿真速度、精度和收斂性卻不一樣，其中以Synopsys公司的Hspice和Cadence公司的Pspice最為著名。Hspice是事實上的Spice工業(yè)標(biāo)準(zhǔn)仿真軟件，在業(yè)內(nèi)應(yīng)用最為廣泛，它具有精度高、仿真功能強(qiáng)大等特點(diǎn)，但它沒有前端輸入環(huán)境，需要事前準(zhǔn)備好網(wǎng)表文件，不適合初級用戶，主要應(yīng)用于集成電路設(shè)計；Pspice是個人用戶的最佳選擇，具有圖形化的前端輸入環(huán)境，用戶界面友好，性價比高，主要應(yīng)用于PCB板和系統(tǒng)級的設(shè)計。

　　SPICE仿真軟件包含模型和仿真器兩部分。由于模型與仿真器是緊密地集成在一起的，所以用戶要添加新的模型類型是很困難的，但是很容易添加新的模型，僅僅需要對現(xiàn)有的模型類型設(shè)置新的參數(shù)即可。

　　SPICE模型由兩部分組成：模型方程式(Model Equations)和模型參數(shù)(Model Parameters)。由于提供了模型方程式，因而可以把SPICE模型與仿真器的算法非常緊密地聯(lián)接起來，可以獲得更好的分析效率和分析結(jié)果。

　　現(xiàn)在SPICE模型已經(jīng)廣泛應(yīng)用于電子設(shè)計中，可對電路進(jìn)行非線性直流分析、非線性瞬態(tài)分析和線性交流分析。被分析的電路中的元件可包括電阻、電容、電感、互感、獨(dú)立電壓源、獨(dú)立電流源、各種線性受控源、傳輸線以及有源半導(dǎo)體器件。SPICE內(nèi)建半導(dǎo)體器件模型，用戶只需選定模型級別并給出合適的參數(shù)。

　　采用SPICE模型在PCB板級進(jìn)行SI分析時，需要集成電路設(shè)計者和制造商提供詳細(xì)準(zhǔn)確描述集成電路I/O 單元子電路的SPICE模型和半導(dǎo)體特性的制造參數(shù)。由于這些資料通常都屬于設(shè)計者和制造商的知識產(chǎn)權(quán)和機(jī)密，所以只有較少的半導(dǎo)體制造商會在提供芯片產(chǎn)品的同時提供相應(yīng)的SPICE模型。

　　SPICE模型的分析精度主要取決于模型參數(shù)的來源(即數(shù)據(jù)的精確性)，以及模型方程式的適用范圍。而模型方程式與各種不同的數(shù)字仿真器相結(jié)合時也可能會影響分析的精度。除此之外，PCB板級的SPICE模型仿真計算量較大，分析比較費(fèi)時。

2 IBIS模型
   IBIS 是I/O Buffer Information Specification 的縮寫，它是一種基于I/V曲線的對I/O BUFFER快速準(zhǔn)確建模的方法，是反映芯片驅(qū)動和接收電氣特性的一種國際標(biāo)準(zhǔn)，它提供一種標(biāo)準(zhǔn)的文件格式來記錄如驅(qū)動源輸出阻抗、上升/下降時間及輸入負(fù)載等參數(shù)，非常適合做振蕩和串?dāng)_等高速電路設(shè)計中的計算與仿真。

   為了制定統(tǒng)一的IBIS 格式，EDA 公司、IC 供應(yīng)商和最終用戶成立了一個IBIS格式制定委員會，IBIS公開論壇也隨之誕生，它是由一些EDA廠商、計算機(jī)制造商、半導(dǎo)體廠商和大學(xué)組成的。在1993 年，格式制定委員會推出了IBIS 的第一個標(biāo)準(zhǔn)Version 1.0，以后不斷對其進(jìn)行修訂，現(xiàn)在的最新正式版本是2004年公布的Version 4.1，V4.1主要加入了對多語言模型的支持，包括Berkeley SPICE, VHDL-AMS 和 Verilog-AMS，IBIS模型具備了對整個系統(tǒng)建模的能力，模型應(yīng)用的范圍得到了很大的擴(kuò)充，但是這需要同時支持這些模型的混合仿真引擎才能進(jìn)行仿真，因此模型的軟件的大規(guī)模應(yīng)用還有待時日。IBIS標(biāo)準(zhǔn)已經(jīng)得到了EIA的認(rèn)可，被定義為ANSI/EIA-656-A標(biāo)準(zhǔn)。每一個新的版本都會加入一些新的內(nèi)容，但這些新內(nèi)容都只是一個IBIS 模型文件中的可選項目而不是必須項目，這就保證了IBIS 模型的向后兼容性能。

   現(xiàn)在，已經(jīng)有幾十個EDA 公司成為IBIS 公開論壇的成員，支持IBIS 的EDA公司提供不同器件的IBIS 模型以及軟件仿真工具。有越來越多的半導(dǎo)體廠商開始提供自己產(chǎn)品的IBIS 模型。由于IBIS模型無需描述I/O 單元的內(nèi)部設(shè)計和晶體管制造參數(shù)，因而得到了半導(dǎo)體廠商的歡迎和支持�，F(xiàn)在各主要的數(shù)字集成電路制造商都能夠在提供芯片的同時提供相應(yīng)的IBIS模型。

   IBIS規(guī)范本身只是一種文件格式，它說明在一標(biāo)準(zhǔn)的IBIS文件中如何記錄一個芯片的驅(qū)動器和接收器的不同參數(shù)，但并不說明這些被記錄的參數(shù)如何使用，這些參數(shù)需要由使用IBIS模型的仿真工具來讀取。

   IBIS模型僅提供驅(qū)動器和接收器的行為描述，但不泄漏電路內(nèi)部構(gòu)造的知識產(chǎn)權(quán)細(xì)節(jié)。換句話說，銷售商可以用IBIS模型來說明它們最新的門級設(shè)計工作，而不會給其競爭對手透露過多的產(chǎn)品信息。并且，因為IBIS是一個簡單的模型，在進(jìn)行PCB板級仿真采用查表計算，因而計算量較小，比相應(yīng)的全Spice三極管級模型仿真要節(jié)省10～15倍的計算量。

   IBIS提供兩條完整的I/V曲線分別代表驅(qū)動器為高電平和低電平狀態(tài)，以及在確定的轉(zhuǎn)換速度下狀態(tài)轉(zhuǎn)換的曲線。I/V曲線的作用在于為IBIS提供保護(hù)二極管、TTL圖騰柱驅(qū)動源和射極跟隨輸出等非線性效應(yīng)的建模能力。IBIS模型的分析精度主要取決于I/V和V/T表的數(shù)據(jù)點(diǎn)數(shù)和數(shù)據(jù)的精確度。

   與Spice模型相比，IBIS模型的優(yōu)點(diǎn)可以概括為：

   在I/O非線性方面能夠提供準(zhǔn)確的模型，同時考慮了封裝的寄生參數(shù)與ESD結(jié)構(gòu)；

 提供比結(jié)構(gòu)化的方法更快的仿真速度；

 可用于系統(tǒng)板級或多板信號完整性分析仿真�？捎肐BIS模型分析的信號完整性問題包括：串?dāng)_、反 射、振蕩、上沖、下沖、不匹配阻抗、傳輸線分析、拓?fù)浣Y(jié)構(gòu)分析。IBIS尤其能夠?qū)Ω咚僬袷幒痛當(dāng)_進(jìn)行準(zhǔn)確精細(xì)的仿真，它可用于檢測最壞情況的上升時間條件下的信號行為及一些用物理測試無法解決的情況；

 模型可以免費(fèi)從半導(dǎo)體廠商處獲取，用戶無需對模型付額外開銷；

 兼容工業(yè)界廣泛的仿真平臺，幾乎所有的信號完整性分析工具都接受IBIS模型。

當(dāng)然，IBIS不是完美的，它也存在以下缺點(diǎn)：

 許多芯片廠商缺乏對IBIS模型的支持。而缺乏IBIS模型，IBIS工具就無法工作。雖然IBIS文件可以手工創(chuàng)建或通過Spice模型自動轉(zhuǎn)換，但是如果無法從廠家得到最小上升時間參數(shù)，任何轉(zhuǎn)換工具都無能為力

　　IBIS不能理想地處理上升時間受控的驅(qū)動器類型的電路，特別是那些包含復(fù)雜反饋的電路；

 IBIS缺乏對地彈噪聲的建模能力。IBIS模型2.1版包含了描述不同管腳組合的互感，從這里可以提取一些非常有用的地彈信息。它不工作的原因在于建模方式，當(dāng)輸出由高電平向低電平跳變時，大的地彈電壓可以改變輸出驅(qū)動器的行為。

3 Verilog-AMS模型和VHDL-AMS模型

　　與Spice模型和IBIS模型相比，Verilog-AMS和VHDL-AMS模型出現(xiàn)的時間要晚些，是一種行為模型語言。作為硬件行為級的建模語言，Verilog-AMS和VHDL-AMS分別是Verilog和VHDL的超集，而Verilog-A則是Verilog-AMS的一個子集。

　　在模擬/混合信號（AMS）語言中，與SPICE和IBIS模型不同的是，在AMS語言中是由用戶來編寫描述元器件行為的方程式。與IBIS模型相類似，AMS建模語言是獨(dú)立的模型格式，可以應(yīng)用在多種不同類型的仿真工具中。AMS方程式還能夠在多種不同的層次上來編寫：晶體管級、I/O 單元級、I/O 單元組等，唯一的要求是制造商能夠?qū)懗雒枋龆丝谳斎?輸出關(guān)系的等式。

　　實際上，AMS模型還能夠被用于非電的系統(tǒng)元件上。一般地，可以把模型寫得簡單些可以加快仿真的速度，一個更詳細(xì)的模型往往需要更多的時間來仿真。在某些情況下，一個相對簡單的行為模型比Spice模型還要精確些。

　　由于Verilog-AMS和VHDL-AMS都是一種新的標(biāo)準(zhǔn)，被采納也只是近5年的事情，迄今為止只有少數(shù)的半導(dǎo)體廠商能夠提供AMS模型，目前能夠支持AMS的仿真器也比SPICE和IBIS的要少。但AMS模型在PCB板級信號完整性分析中的可行性和計算精度毫不遜色于SPICE和IBIS模型。

   　表1 高速電路仿真模型比較對照表

特性 Spice模型 IBIS模型 Verilog-AMS和VHDL-AMS
精度 精確 好 好
高頻設(shè)計支持 可達(dá)幾至幾十GHz級 適合于1GHz以下
V4.1擴(kuò)展支持GHz上
地彈、回流建模支持 支持 不支持 不支持
目標(biāo) IC設(shè)計 PCB和系統(tǒng)設(shè)計 IC、PCB和系統(tǒng)設(shè)計
目標(biāo)電路 模擬電路，混合信號 數(shù)字電路 混合信號
模型級別 晶體管、MOS管、二極管等 數(shù)字引腳I/O、I/V和V/T曲線 行為模型
計算速度/計算量 慢/大 快/小 速度和精度的折衷
模型來源 IC廠家、SPICE廠家、仿真器廠家 IC和仿真器廠家 仿真器廠家
模型規(guī)范的版本 Ph.D. thesis, 1972
SPICE 2G6, 1984
不斷有新的模型支持 1.0 1993
3.2 1999
4.1 2004 VHDL-AMS 1999
Verilog-AMS 1998

　　4 模型的校驗
　　不管你決定選擇何種模型和仿真工具，你所使用的方法必須是有效的。至少，模型的準(zhǔn)確性、完整性必需得到保證。例如，一個接收器的IBIS模型必需包括Vinl和Vinh的值，驅(qū)動器的IBIS模型必需包括Vmeas的值。IBIS模型的數(shù)據(jù)表可以通過圖形化的顯示工具來檢查，比如Mentor的Visual IBIS Editor或Cadence的Model Integrity工具。

　　 同時，模型還必需能通過仿真器的檢驗，一個簡單的點(diǎn)到點(diǎn)的互連可以被用來校驗?zāi)Ｐ�，比如檢測是否存在收斂性問題，注意互連必需包括至少一段傳輸線，這樣才能觀察到反射、過沖和嵌位二極管的嵌位特性。

　　最終，模型還要通過實際的硬件測試進(jìn)行再次校驗。當(dāng)然，器件的實際工作條件不可能完全符合仿真的參數(shù)，得到的測量數(shù)據(jù)與仿真結(jié)果無法完全一致，但是反映出來的器件特性應(yīng)該吻合，比如在同樣的負(fù)載條件下，邊緣的斜率、過沖的幅度、信號的曲線形狀等應(yīng)該相似。

　　5 模型的選用

　　由于目前還沒有一種統(tǒng)一的模型來完成所有的PCB板級信號完整性分析，因此在高速數(shù)字PCB板設(shè)計中，需要混合上述幾種模型來最大程度地建立關(guān)鍵信號和敏感信號的傳輸模型。
　　對于分立的無源器件，可以尋求廠家提供的SPICE模型，或者通過實驗測量直接建立并使用簡化的SPICE模型，或者使用專門的建模工具（如三維、二維的電磁場模型提取軟件）建模。

　　對于關(guān)鍵的數(shù)字集成電路，則必須尋求廠家提供的模型，如IBIS模型或Spice。目前大多數(shù)集成電路設(shè)計和制造商都能夠通過Web網(wǎng)站或其它方式在提供芯片的同時提供所需的IBIS模型，IBIS模型一般不提供，如需要可以找廠家索取。

　　對于非關(guān)鍵的集成電路，若無法得到廠家的IBIS模型，還可以依據(jù)芯片引腳的功能選用相似的或缺省的IBIS模型。當(dāng)然，也可以通過實驗測量來建立簡化的IBIS模型。

　　對于PCB板上的傳輸線，在進(jìn)行信號完整性預(yù)分析及解空間分析時可采用簡化的傳輸線SPICE模型，而在布線后的分析中則需要依據(jù)實際的版圖設(shè)計使用完整的傳輸線SPICE模型。如果需要更精確的分析，需要對傳輸線進(jìn)行準(zhǔn)確建模，可以利用二維或三維的模型提取工具。