高速PCB的并行設計策略
來源:龍人計算機研究所 作者:站長 時間:2007-01-06 14:57:07
以PCB設計的總體流程分析,大致可分為如下幾個階段:網(wǎng)表導入、封裝建庫、主設計、物理與電性約束設計、布局、布線、設計評審、設計輸出。對于一個復雜的設計,從任務本身來講,布局與布線相對是最繁重的,尤其是布線,從長期的實踐經歷看,重要信號的全手工布線依然是布線的主要形式。
考慮到布局與布線任務過程的復雜性與艱巨性,因此考慮采用并行設計方法。對布局及布線的并行設計方法基本類似,僅目標重點不同。下面以布局為例說明,對布線并行設計的特殊點將作一個簡要描述。
任務分析與分解
布局分析的出發(fā)點是結構設計約束與電路拓撲結構分析,結構設計約束含邊框形狀與尺寸要求、安裝孔及特殊元件的定位及限高要求、區(qū)域使用的約束等。
考慮一個典型的設計實例,以手機板設計為例。從電路拓撲觀察,大體原理框圖如圖1所示。觀察圖1可以得知,各個部分的信號特點對布局的要求有明顯的差異,各個部件的布局將按信號流程展開,同時應兼顧屏蔽、電磁兼容(EMC)性等設計要求。出于產品可靠性與穩(wěn)定性考慮,還要考慮信號完整性(SI)問題。
經過對上述典型設計實例的分析,我們可得到一個并行設計布局的方法:以電路拓撲類型展開,為各部件規(guī)劃合適的空間,安排合適的工程師進行并行設計布局。
角色安排
以圖1為例,考慮如下并行設計布局的任務分解:
1. 通信協(xié)議相關組,含射頻組件(功放/收發(fā)器/變頻器等)、模數(shù)混合組件、常規(guī)模擬/邏輯組件、數(shù)字基帶處理器等;
2. 應用相關組,含LCD/背光驅動器、圖像處理引擎、應用處理器、內存(RAM)、閃存(Flash)、存儲(SDCard)等;
3. 公共信號相關組,含各外圍接口、電源及電源管理及時鐘組件等。
假定其中的每個并行階段由一名工程師擔任并完成。則有如下的角色分配:工程師A負責布局設計、通信協(xié)議組布局;工程師B負責應用相關組布局;工程師C負責公共信號相關組布局。角色安排原則是重點考慮每個工程師的技能特長。
布局并行設計
圖2為并行設計順序圖。其中:工程師A將主設計(指導入了網(wǎng)表、進行結構約束設計、安裝孔已定位的階段性設計文檔)作好,按前述分解方法規(guī)劃子布局物料標號,并由設計要求進行布局區(qū)間分配,制作任務分配說明文檔;工程師A分發(fā)電原理設計圖、物料清單、任務分配說明文檔、PCB主設計文件等給其他的2位工程師。
各個工程師(含工程師A)分別依據(jù)各自的布局區(qū)域及相關要求進行布局,布局結束后,刪除與自身任務無關的器件。通過PCB工具軟件導出各自的子布局文件并提交給負責工程師A。
工程師A接收到各子布局文件后,仍然通過PCB工具軟件依次導入子布局文件到自身的子布局文件。工程師A根據(jù)設計要求進行最后的布局調整與優(yōu)化。
圖1:典型手機原理框圖
圖2:并行設計順序圖
布線的并行設計
布線分析的出發(fā)點一般是電路拓撲結構加電信號分析。電信號可分為關鍵信號(指有嚴格電性約束的信號)與非關鍵信號兩類。
仍考慮前述的手機板設計實例,各個部分對布線的要求是有明顯差異的。各個部件的布線依然需按布局要素與信號流程展開,同時兼顧各項電性能設計要求。
對上述典型設計實例,可以考慮實施如下并行設計布線的方法:以電路拓撲類型(即要求區(qū)域分割)與信號流程展開,確定布線優(yōu)先級。對布線優(yōu)先級高的(往往也是工作量較大的),則優(yōu)先進行布線以保證性能與進度。
可考慮在高優(yōu)先級布線任務中進行并行設計任務分配,最后由負責工程師進行最后的完善與整理。另外,對工具的運用與布局階段有所不同,布線階段導出、導入的將是子設計文件。
本文小結
本文經過對一個手機板設計實例的原理分析描述了并行設計的方法,通過對任務的劃分與工具的結合實現(xiàn)了并行設計的操作,既達到優(yōu)勢資源互補,又保證了設計質量與時間進度要求